(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号 特開2002-94027

(P2002-94027A)

(43)公開日 平成14年3月29日(2002.3.29)

(51) Int.Cl."		識別記号	FΙ			デーマコート	*(参考)
H01L	27/108		G03F	7/20	5 2 1	5 F	046
	21/8242		H01L	27/10	671A	4 5 F	083
G03F	7/20	5 2 1		21/30	5 0 2 C	;	
H01L	21/027			27/10	6210	;	
	•		審查請	求 未請求	請求項の数11	OL (全 18 頁)

(21)出願番号	特願2000-275336(P2000-275336)

(22)出顧日 平成12年9月11日(2000.9.11)

(71)出願人 000003078 株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 堀口 文男

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

Fターム(参考) 5F046 AA13 AA20


5F083 AD04 AD24 AD31 AD42 PR01


(54) 【発明の名称】 半導体記憶装置とその製造方法

(57)【要約】

【課題】メモリセルサイズ4F²以下のDRAMを実現 すス

【解決手段】シリコン基板の表面に格子状に形成された 溝により規定された複数のシリコン柱を有し、このシリコン柱の側面に選択トランジスタが形成され、溝底にこのトランジスタのソースまたはドレイン拡散層を有し、このトランジスタを1トランジスタ、1キャパシタ型の DRAMメモリセルの選択トランジスタとした半導体記憶装置であって、溝底の選択トランジスタのソース・ドレイン拡散層が多数のメモリセルに一定の共通電圧に接続されるか、あるいは隣り合うメモリセル同士で共通に接続され、この拡散層がシリコン基板上部に配線で引き出され、ビット線に接続される。





【特許請求の範囲】

【請求項1】 シリコン柱の側面に選択トランジスタを 形成し、潜底にとのトンラジスタのソースまたはドレイ ン拡散層を有し、前記トランジスタを1トランジスタ、 1キャパシタ型のDRAMメモリセルの選択トランジス タとした半導体記憶装置において、前記溝底拡散層は、 多数のメモリセルに共通の一定電圧に接続されることを 特徴とする半導体記憶装置。

1

【請求項2】 前記選択トランジスタの上部拡散層は、 スタック型メモリセルのキャバシタ電極に接続されると 10 の製造方法。 とを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 シリコン基板の表面に格子状に形成され た溝により規定された複数のシリコン柱を有し、このシ リコン柱の側面に選択トランジスタが形成され、溝底に とのトランジスタのソースまたはドレイン拡散層を有 し、前記トランジスタを1トランジスタ、1キャパシタ 型のDRAMメモリセルの選択トランジスタとした半導 体記憶装置において、前記満底の選択トランジスタのソ ース・ドレイン拡散層が、隣り合うメモリセル同士で共 通に接続されており、この拡散層をシリコン基板上部に 20 有面積の減少が益々望まれてきている。 配線で引き出していることを特徴とする半導体記憶装 置。

【請求項4】 前記溝底の選択トランジスタのソース・ ドレイン拡散層と電気的に接続した導体が溝底から溝上 部にシリコン溝中を周囲と絶縁した状態で埋め込まれ、 シリコン柱上部のビット線と接続される構造を有すると とを特徴とする請求項3に記載の半導体記憶装置。

【請求項5】 シリコン柱の周囲をゲート電極が取り巻 き、このゲート電極を一方向に整列したシリコン柱につ いて連続的に接続してワード線としたとき、互いに隣接 30 する4つのシリコン柱の中心部分の溝中に、溝底のソー ス・ドレイン層とビット線を接続する前記の構造が形成 されることを特徴とする請求項4 に記載の半導体記憶装 置。

【請求項6】 シリコン柱の1側面にゲート電極が形成 され、とのゲート電極を一方向に整列したシリコン柱に ついて連続的に接続してワード線としたとき、前記ゲー ト電極が形成されたシリコン柱の側面に隣接する他の側 面に沿った溝中に、溝底のソース・ドレイン層とピット 線を接続する前記の構造が形成されることを特徴とする 40 法を提供するものである。 請求項4に記載の半導体記憶装置。

【請求項7】 シリコン柱の周りに帯状に溝底拡散層が 形成されることを特徴とする請求項4または6に記載の 半導体記憶装置。

【請求項8】 3個以上の複数個のシリコン柱の溝底で 拡散層が共通に接続されていることを特徴とする請求項 4または6に記載の半導体記憶装置。

【請求項9】 前記の隣底の拡散層にとるコンタクトの ため、ビット線方向のシリコン柱の配列ピッチを綴める ことを特徴とする請求項8に記載の半導体記憶装置。

【請求項10】 前記シリコン柱により構成されたメモ リセルアレイの対角線上の角にある1対のメモリセルバ ターンが欠如していることを特徴とする請求項3に記載 の半導体記憶装置。

【請求項11】 前記シリコン柱、ゲート埋め込み電極 形成孔パターン、ビット線コンタクトプラグのリソグラ フィとして、同一レイアーの多重露光を行うことによ り、最少加工寸法以下のメモリセル構造を実現すること を特徴とする請求項1乃至10に記載の半導体記憶装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はダイナミックランダ ムアクセスメモリ(DRAM)に関し、特にメモリセル の高集積化技術に関する。

[0002]

【従来の技術】従来DRAMのメモリセルには、1トラ ンジスタ、1キャパシタのメモリセルが使用されてき た。半導体記憶装置の高集積化に伴い、メモリセルの占

【0003】図56は、(a) 従来のメモリセルの等価 回路、(b)平面レイアウト図、'c)A-A、線に沿 った断面図を夫々示す。図に示すように、1個のメモリ セルの占有面積は、1個の平面型のトランジスタQと2 セルに1個のビット線コンタクト3、ストレージノード コンタクト4、通過ワード線2 ′、素子分離領域5によ り決定されている。その時点の最少加工寸法をFとし、 ゲート電極、ソース・ドレイン領域の夫々の1辺をFで 設計するとき、メモリセルの最少占有面積は、縦2F、 横4下の面積8下 となる。このような素子構成ではこ れ以上の縮小化ができず、チップサイズの縮小ができな い。従って、DRAMの低コスト化のためには、さらに 縮小が可能な素子構成の実現が望まれている。なお、図 56において1はビット線、2はワード線、6はプレー ト電極線を示す。

[0004]

【発明が解決しようとする課題】本発明は上記の事情を 考慮して為されたもので、メモリセルの占有面積を4F '以下とすることが可能なメモりセル構造とその製造方

[0005]

【課題を解決するための手段】上記の課題を解決する為 に、本発明の半導体記憶装置(請求項1)は、シリコン 柱の側面に選択トランジスタを形成し、満底にこのトラ ンジスタのソースまたはドレイン拡散層を有し、前記ト ランジスタを1トランジスタ、1キャパシタ型のDRA Mメモリセルの選択トランジスタとした半導体記憶装置 において、前記溝底拡散層は、多数のメモリセルに共通 の一定電圧に接続されることを特徴とする。

【0006】前記選択トランジスタの上部拡散層は、ス

タック型メモリセルのキャパシタ電極に接続される。 【0007】また、本発明の半導体記憶装置(請求項 3)は、シリコン基板の表面に格子状に形成された溝に より規定された複数のシリコン柱を有し、とのシリコン 柱の側面に選択トランジスタが形成され、満底にこのト ランジスタのソースまたはドレイン拡散層を有し、前記 トランジスタを1トランジスタ、1キャパシタ型のDR AMメモリセルの選択トランジスタとした半導体記憶装 置において、前記溝底の選択トランジスタのソース・ド されており、この拡散層をシリコン基板上部に配線で引 き出していることを特徴とする。

3

【0008】さらに、前記溝底の選択トランジスタのソ ース・ドレイン拡散層と電気的に接続した導体が溝底か ら溝上部にシリコン溝中を周囲と絶縁した状態で埋め込 まれ、シリコン柱上部のビット線と接続される構造を有 することを特徴とする。

【0009】シリコン柱の周囲をゲート電極が取り巻 き、このゲート電極を一方向に整列したシリコン柱につ いて連続的に接続してワード線としたとき、互いに隣接 20 する4つのシリコン柱の中心部分の溝中に、溝底のソー ス・ドレイン層とピット線を接続する前記の構造を形成 することができる。

【0010】あるいは、シリコン柱の1側面にゲート電 極が形成され、このゲート電極を一方向に整列したシリ コン柱について連続的に接続してワード線としたとき、 前記ゲート電極が形成されたシリコン柱の側面に隣接す る他の側面に沿った溝中に、溝底のソース・ドレイン層 とピット線を接続する前記の構造を形成することができ る。この場合、シリコン柱の周りに帯状に溝底拡散層が 30 る。 形成されることが望ましい。

【0011】また、3個以上の複数個のシリコン柱の溝 底で拡散層が共通に接続されるようにしてもよい。この 場合、前記の溝底の拡散層にとるコンタクトのため、ビ ット線方向のシリコン柱の配列ピッチを綴めることがで きる。

【0012】また、本発明により、セルサイズ2F'以 下のメモリセルを構成するとき、前記シリコン柱により 構成されたメモリセルアレイの対角線上の角にある1対 のメモリセルパターンが欠如していることを特徴とす る。

【0013】本発明の半導体記憶装置の製造方法(請求 項11)は、前記シリコン柱、ゲート埋め込み電極形成 孔パターン、ピット線コンタクトプラグのリソグラフィ として、同一レイアーの多重露光を行うことにより、最 少加工寸法以下のメモリセル構造を実現することを特徴 とする。

[0014]

【発明の実施の形態】以下、本発明の実施形態を図面を 参照して説明する。

【0015】(第1の実施形態)図1(a)は、本発明 の第1の実施形態に係るメモリセルの平面レイアウト図 で、マスクパターンを重ねあわせて模式的に表してい る。図1(b)は図1(a)のA-A¹線に沿った断面 図である。本発明のメモリセルを構成するトランジスタ は縦型に形成されている。即ち、図1(b)においてソ ース・ドレイン拡散層109の一方は半導体基板101 の上面に、他方はワード線116の下に形成された潜の 底に形成されている。ゲート電極は溝の側面に形成さ レイン拡散層が、隣り合うメモリセル同士で共通に接続 10 れ、ワード線116の一部となっている。基板上面のソ ース・ドレイン拡散層109の上方にはキャパシタが形 成されている。このように構成することにより、図1 (a) に示すように、縦2F、横2F、セルの面積4F 'のメモリセルが実現されている。

> 【0016】第1のメモリセルの等価回路は図2に示す 通りであり、選択トランジスタQのソース・ドレインの 一方はVcc/2の中間電位に接続されている。図1 (b) において、との一方のソース・ドレインは下方 (溝底) のn* 層109であり、各トランジスタのn* 層109は図示せぬ箇所で共通に接続され、基板上面に 引き出されている。他方のソース・ドレインはキャパシ タCの一方の電極に接続されている。キャパシタの他方 の電極はピット線BLに接続されており、Capacitor Co upled Bit-Line Cell 構造となっている。本構造でもD RAMの動作上問題無いことは、 '84ISSCC_Digest of Technical Papers, pp.100-101, M.Taguchiet al. "A Capacitance Coupled Bit-Line Cell for Mb Level DR AMS" に記載されている。なお、この文献に開示された メモリセルは通常のブラナー型のセル構成のものであ

【0017】次に、上記のメモリセルの製造方法につい て説明する。先ず、図3(a)に示すように、p型シリ コン基板 101の表面に10nm程度のバッファ酸化膜 102を形成した後、200nm程度のSiN膜103 を堆積する。この上にレジスト104を塗布し、リソグ ラフィ技術により図3(b)に示すように、最少加工寸 法Fを1辺とする正方形のパターンを、Fの間隔でパタ ーニングする。このレジストパターン104をマスクと して、SiN層103、シリコン酸化膜層102、シリ 40 コン基板101を順次エッチング除去して、シリコン基 板101に溝105を形成する。この結果、シリコン柱 106が形成される。この時溝105は、シリコン基板 上に格子状に形成され、複数のシリコン柱106が形成 されたことになる。

【0018】次に、図4に示すように、レジスト10 4、SiN層103をエッチング除去した後に、Asを 上面よりイオン注入し、溝105の底部及びシリコン柱 106の上部にn. 層109を形成する。n. 層109 は縦型トランジスタのソース・ドレインとなる。

【0019】次に、図5に示すように、全面にシリコン・

酸化膜を堆積してシリコン酸化膜層110を形成し、溝105をシリコン酸化膜で埋め込む。続いて化学的機械研磨法(CMP)により、シリコン柱109の上面までシリコン酸化膜層110を研磨し、上面を平坦化する(図6)。との結果、溝105はシリコン酸化膜に埋め込まれてSTI(Shallow Trench Isolation)110を形成する。

【0020】次に、図7に示すように、シリコン柱106の1方向(図の横方向)に(1/2)Fの重なりを持つようにレジスト112を形成する。113がレジスト10の開口部である。このレジスト112をマスクにして、STI酸化膜110をA-A´断面で半分だけエッチング除去して、シリコン柱106の一方の側面を露出させる。この露出されたシリコン柱の側面に、縦型トランジスタのチャネル領域が形成されることになる。なお、図7(b)の上面図において、シリコン柱106とレジスト112を縦方向に若干ずらして描いてあるが、これは理解を容易にするためであり、わずかにずれた線は実際には一致している。後続の上面図においても、同様な図示を行う。

【0021】次に、図8に示すように、レジスト112を除去した後、露出しているシリコン基板101の表面にゲート酸化膜114を形成する。このとき、シリコン柱106の上面、側面、溝105の底面に露出した部分にゲート酸化膜114が形成される。このとき、シリコン柱の側面の酸化膜の厚さはゲート酸化膜として最適な厚さとし、シリコン柱上面および溝の底面の酸化膜の厚さは側面の厚さと同じとするか、あるいは厚く、例えば2倍としてもよい。上面、下面の酸化膜は、堆積により追加してもよい。

【0022】続いて、ゲート電極となるポリシリコン層 116を全面に堆積する。ポリシリコン層の抵抗を下げる為に、さらにWSi等のシリサイドやメタルをポリシリコン層の上に堆積してもよい。ポリシリコン層 116の上には、ゲート電極と後に形成するストレージノードコンタクトとの自己整合のために、SiN層 118を堆積する。

【0023】次に、ワード線となるゲートのパターニングを行う。図9に示すように、横方向のシリコン柱間のスペースを、ワード線が図面の上下に走るようにレジス 40ト120をパターニングし、これをマスクにSiN磨118、ポリシリコン層116をRIE(Reactive Ion Etching)技術で順次エッチング除去する。

【0024】その後、SiNを堆積し、RIEによりエッチング除去することにより、露出したゲート電極116の側面をSiN膜122で覆うととができる(図10)。これで、ゲート電極の加工が終了したが、図8乃至図10の工程によって、メモリセル部だけでなく、周辺回路部のトランジスタも同時に作成することができる。

【0025】次に、図11に示すように、ワード線間のスペース溝を平坦化するために、シリコン酸化膜124を堆積した後に、これをCMPにより平坦化する。その後レジスト126を塗布し、シリコン柱と同じ位置に孔を開けるようにパターニングする。

【0026】次に、レジスト126をマスクとしてシリコン酸化膜124をR1Eによりエッチング除去して、ゲート電極116の上部に自己整合的にストレージノード用コンタクトホールを形成する。

【0027】次に、図12に示すように、コンタクトホールにAsをドーブしたポリシリコン等の導電材料を埋め込み、これを平坦化する。これにより、コンタクトホールの中に導電性材料を埋め込むと同時に、ゲート電極116の頭部(ワード線)に自己整合的にストレージノードコンタクトプラグ128を形成できる。

【0028】次に、図13に示すように、シリコン酸化 膜130を1μm程度堆積し、R1Eでコンタクトプラ グ128の上部のシリコン酸化膜130をエッチング し、キャパシタ形成用の孔133を開口する。シリコン 20 酸化膜の厚さは必要とするキャパシタ容量値に依る。大 容量とするには、後述にようにストレージノード電極の 高さを高くする必要がある。

【0029】次に、図14に示すように、Asをドープ したポリシリコンを孔133の側面を薄くカバーするよ うに堆積し、これをRIEによりエッチング除去すると とにより、孔133の側面にのみポリシリコン131を 残置する。次に、ウェハ全面にSiNあるいはTa,O , あるいはBST等の髙誘電体絶縁膜132を堆積し、 その後プレート電極とビット線電極とを供用した電極を 30 形成するために、不純物添加ポリシリコン134、Wあ るいは他の金属136を堆積する。その後、この堆積層 136をシリコン柱106の間のスペース上でワード線 と直交する方向に延在するようにパターニングする。 【0030】次に、図1に示した最終形態の形成工程に 進む。先ず、シリコン酸化膜を堆積して層間絶縁膜14 8とし、CMPで平坦化した後、ビット線コンタクト等 のパターニングを行い、RIEによりコンタクトを開口 する。その後、A1を堆積しパターニングしてA1配線 140とする。

【 0 0 3 1 】以上により、占有面積 4 F² のメモリセル が完成する。

【0032】(第2の実施形態)図15は本発明の第2の実施形態に係るメモリセルの模式的なレイアウト図と断面図である。第2の実施例のメモリセルも占有面積4 F'の構成を有しており、Capacitance Coupled Bit-Line Cell 構造となっている。第1の実施形態とは縦型トランジスタのソース・ドレインの寸法と形成方法が異なっている。以下、製造方法について説明する。なお、理解が容易なように、第1の実施形態と同じ箇所には同一50 番号を付す。

【0033】先ず、第1の実施形態の図3と同様にし て、図16に示すシリコン柱106を形成する。すなわ ち、p型シリコン基板101の表面に10nm程度のパ ッファ酸化膜102を形成した後、200mm程度の5 i N膜103を堆積し、この上にレジスト104を塗布 する。図3(b)と同様に、リソグラフィ技術により最 小加工寸法Fの寸法を持った正方形のパターンを、Fの 寸法の間隔でパターニングする。

【0034】次に、図17に示すように、レジスト10 オン注入し、溝底、シリコン柱の上部に縦型トランジス タのソース・ドレインとなるn・層を形成する。その後 バッファ酸化膜をHF溶液でエッチング除去した後、ゲ ート酸化膜114を形成する。ゲート酸化膜114は、 第1の実施形態と同様に、シリコン柱106の上部、溝 の底面で厚くなるように形成することが好ましい。

【0035】次に、図18に示すように、ポリシリコン 層116を全面に堆積して溝に埋め込み、CMPにより シリコン柱106上部の酸化膜114の上面まで平坦化 する。

【0036】続いて、図19に示すように、シリコン柱 106に(1/2) Fの重なりを持つように、1辺Fの 正方形の開口部を有するレジストパターンを形成し、と れをマスクにしてシリコン柱106の半分および埋め込 んだポリシリコン116のマスク開口部に露出した部分 をエッチング除去する。

【0037】次に、図20に示すように、素子分離耐圧 を高めるために溝底にボロンのイオン注入を行ってp * **層117を形成する。なお、シリコン柱106は前** 示されている。

【0038】次に、図21に示すように、全面にシリコ ン酸化膜110を堆積し、シリコン柱106′上の酸化 膜114の上面までCMPで平坦化する。この結果を図 22に示す。

【0039】次に、図23に示すように、ポリシリコン 116′、SiN118を順次堆積した後、ワード線と なるゲートのパターニングを行う。ポリシリコン116 とSiN118の間にワード線の低抵抗化のために、 の間のスペースを図面の上下にワード線が走るように、 レジスト120をパターニングし、これをマスクにSi N膜118、(WSi)、ポリシリコン116 を順次 RIEによりエッチング除去する。これによりポリシリ コン116 はワード線に加工されるが、ゲート116 と一体化されるので、以降はワード線とゲートを併せて 116と表示する。

【0040】レジスト120を除去した後、SiNを堆 積し、RIEによりエッチング除去することにより、図 24 に示すように、露出したワード線116の側面をS 50 9に示すように、R1Eによりシリコン酸化膜108の

iN122で覆うことができる。以上によりゲート電極 の加工が終了したが、図21~図24の工程により、メ モリセル部だけでなく、周辺回路のトランジスタも同時 に作成することができる。

【0041】その後、ストレージノードコンタクト形成 のために全面にシリコン酸化膜124を堆積し、CMP により平坦化する。 との工程以降は、第1の実施形態の 図11以降と同様な工程になる。

【0042】以上の製造工程により、第1の実施形態と 4、SiN層103をエッチング除去した後、Asをイ 10 同様の4F¹ タイプのメモリセルを作成することができ る。

> 【0043】(第3の実施形態)第3の実施形態のメモ リセルは、図56(a)に示した従来技術と同じ等価回 路を有し、キャパシタのブレート電極に一定電圧を加え るタイプであるが、シリコン柱の側面をすべてゲート電 極で取り囲む、いわゆる Surrounding Cate Typeの縦型 トランジスタを使用し、シリコン柱上部に形成されるビ ット線をプラグを介して溝底で接続するものである。

【0044】図25に第3の実施形態に係るメモリセル 20 の平面的なレイアウト図と、断面図を示す。このような 構成を採ることによっても、占有面積4F2のメモリセ ルを実現できる。以下、このメモリセルの製造工程を説 明する。なお、理解が容易なように、第1の実施形態と 同じ箇所には同一番号を付す。

【0045】先ず、第1の実施形態の図3と同様にし て、図26に示すシリコン柱106を形成する。すなわ ち、p型シリコン基板 101の表面に10nm程度のバ ッファ酸化膜102を形成した後、200mm程度のS iN膜103を堆積し、この上にレジスト104を塗布 工程で半分にエッチングされているので、106′と表 30 する。図3(b)と同様に、リソグラフィ技術により最 小加工寸法Fの寸法を持った正方形のパターンを、Fの 寸法の間隔でパターニングする。次に、SiN膜10 2、バッファ酸化膜103、シリコン基板101の表面 部を順次エッチング除去して、シリコン溝105を形成 する。続いて、レジスト151をエッチング除去した後 に、Asをイオン注入し、満底に縦型トランジスタのソ ース・ドレインとなるn+ 層109を形成する。

【0046】次に、図27(b)に示すように、横方向 に隣り合う2つのシリコン柱の半分に掛かるようにレジ WSi若しくはメタル材を堆積してもよい。シリコン柱 40 スト153を形成し、これをマスクにして、シリコン基 板101の表面をエッチングし、レジスト153で覆わ れない部分の溝底の n * 拡散層 109を除去できる深さ まで掘る。この後ボロンのイオン注入を行って、露出し た満底に索子分離のためのp * 拡散層 1 1 7 を形成す る。この後、レジスト153、SiN磨103、パッフ ァ酸化膜102を除去する。

> 【0047】つぎに、図28に示すように、シリコン酸 化膜108を全面に堆積する。続いて、上部をCMPで し溝にシリコン酸化膜108を埋め込む。さらに、図2

エッチバックを行い、溝の底部分にのみシリコン酸化膜 108を残す。これを平面的に見た状態を図29(b) に示す。

【0048】次に、シリコン柱側面および上面の自然酸 化膜を取り除いてシリコンを露出させた後、図30に示 すようにゲート絶縁膜114を形成する。続いてゲート 電極となるポリシリコン膜116を全面に堆積する。

【0049】次に、図31(b)に示すように、シリコ ン柱106の図面上下方向のスペースにレシスト159 った断面図が図31(a)で、図30とは断面線が異な

【0050】レジスト159をマスクにしてポリシリコ ン膜116をエッチングすると、図32(a)に示すよ うにシリコン柱106の周りの側壁にゲート電極が残 り、かつ図32(c)に示すように、ゲート電極がB-B' 線の方向に繋がったワード線が形成できる。図32 (b)は、図32(c)のA-A′線に沿った断面図で ある。とのとき、周辺回路部分でトランジスタ形成領域 にレジストパターンを残しておけば、シリコン基板の上 20 N膜123.119をエッチングしない条件でエッチン 面部に従来型のトランジスタのポリシリコンゲート電極 を形成できる。との後、全面にAsのイオン注入を行 い、シリコン柱106の上面にn+拡散層109´を形 成する。

【0051】次に、図33に示すように全面にシリコン 酸化膜111を堆積し、CMPによって平坦化して溝に 酸化膜を埋め込む。なお、図33は図32(c)のA-A′線に相当する断面図である。

【0052】次に、全面にレジスト121を形成し、図 34(b)に示すバターニングを行う。との時、図34 30 ート電極134、136をレジスト138を用いてライ (b) C-C' 線に沿った断面図が図34 (a) であ る。このレジスト121をマスクにして、シリコン酸化 膜111をRIEで加工する。このとき、溝底のn⁺拡 散層109が露出した段階でエッチングを止める。これ により、 潜底の n⁺ 拡散層 109 にのみコンタクトを形 成できる。

【0053】との後、孔側面のポリシリコンを熱酸化 し、この時溝底のn⁺ 拡散層も酸化されるが、シリコン 酸化膜のRIEを行うことで、ゲートポリシリコンを絶 縁した状態で、自己整合的にn*拡散層109にコンタ 40 クトが形成できる。

【0054】次に、図35に示すように、全面にポリシ リコン膜128を形成し、CMPで平坦化して前工程で 形成された孔にポリシリコン膜128埋め込む(図3

【0055】なお、図35~図40までは、図34 (b) と同じ、C-C′線に沿った断面図である。

【0056】次に、図37に示すように、シリコン酸化 膜113を堆積し、その上に埋め込んだシリコン柱12 8をA-A′線方向に連続して露出するように、シリコ 50 ち、p型シリコン基板101の表面に10nm程度のバ

ン酸化膜111上部にライン状のレジストマスク153

【0057】次に、図38に示すように、レジスト15 3をマスクにしてシリコン酸化膜163をRIEで加工 し、ポリシリコン層128が露出するまでエッチングし て溝を形成する。続いて、SiNを薄く全面に堆積した 後RIEを行い、溝の側面にSiN膜123を形成す る。

【0058】次に、W膜を全面に堆積し、CMPで平坦 を形成する。このとき、図31(b)のB-B′線に沿 10 化後、RIEによりエッチバックし、ビット線となる₩ 膜115を形成する。続いてSiN膜119を再度堆積 し、CMPで平坦化して、W膜115の上部を埋め込 む。これにより、ビット線となるW膜115がSiN膜 123, 119で囲まれた構造が形成される。

【0059】との後、シリコン酸化膜124を堆積し、 シリコン柱106の上部表面に開口部を有するレジスト マスクを形成し、これをマスクとしてシリコン酸化膜1 24をエッチングして開口部を形成する。 この時、シリ コン酸化膜のエッチングはビット線周りに形成したSi

【0060】次に、図41に示すように、不純物が添加 されたポリシリコンを上記の開口部に埋め込み、すでに 形成されていたポリシリコンプラグ128と一体化さ せ、上面を平坦化する。なお、図41(a)は図41 (b)のB-B'線に沿った断面図であるが、ポリシリ コンプラグ128は、一体化された後の形を表してい る。との工程以降は、第1の実施形態の図13以降と同 様な工程になる。ただし、図14の工程において、プレ ン状にパターニングする工程は不要になる。

【0061】以上の製造工程により、プレート電圧に一 定電圧を印加する回路方式で4F'タイプのメモリセル を作成することができる。

【0062】(第4の実施形態)第4の実施形態のメモ リセルも、図56(a)に示した従来技術と同じ等価回 路を有し、キャパシタのブレート電極に一定電圧を加え るタイプであるが、シリコン柱の根元の周りの溝底に、 n⁺ 拡散層を形成し、これにシリコン柱上部に形成され るビット線に接続する配線を接続するタイプのものであ

【0063】図42に第4の実施形態に係るメモリセル の平面的なレイアウト図と、断面図を示す。このような 構成を採ることによっても、占有面積4F2のメモリセ ルを実現できる。以下、このメモリセルの製造工程を説 明する。なお、理解が容易なように、第1の実施形態と 同じ箇所には同一番号を付す。

【0064】先ず、第1の実施形態の図3と同様にし て、図43に示すシリコン柱106を形成する。すなわ 11

ッファ酸化膜102を形成した後、200 n m程度のS i N膜103を堆積し、この上にレジスト104を塗布 する。図3(b)と同様に、リソグラフィ技術により最 小加工寸法Fの寸法を持った正方形のパターンを、Fの 寸法の間隔でパターニングする。次に、SiN膜10 3、バッファ酸化膜102、シリコン基板101の表面 部を順次エッチング除去して、シリコン溝105を形成 する。続いて、ASをイオン注入し、シリコン溝の底部 にのみn⁺ 拡散層を形成する。その後、シリコン溝のス ペースの1/5程度の厚さの酸化膜を均一に堆積し、R 10 1 Eでエッチングすることにより、シリコン柱106の 側壁部にのみ、シリコン酸化膜161を形成する。

【0065】次に、図44に示すように、図面の横方向 に隣接する2つのシリコン柱106に掛かるようにレジ ストマスク153を形成する。このレジスト153とシ リコン柱106上部のSiN膜103とシリコン柱10 6側壁のシリコン酸化膜161をマスクにして、シリコ ン基板のRIEを行う。このとき、シリコン溝底部のn ⁺ 型拡散層 1 0 9 が充分除去できる深さのエッチングを 行う。

【0066】次に、図45に示すように、ボロンのイオ ン注入を行い、シリコン溝の底部に素子分離用の p + 層 117を形成する。この時点におけるシリコン基板の導 電型の平面的なレイアウトを図45(b)に示す。シリ コン柱106の溝底の周りにはn⁺ 拡散層が形成され、 かつ隣り合う2つのリング状拡散層が溝底で接続された 形状が実現されている。

【0067】次に、図46に示すように、シリコン溝を シリコン酸化膜で埋めるために、全面にシリコン酸化膜 135を堆積し、表面をCMPにより平坦化する。

【0068】次に、図47(b)に示すように、互いに 隣接する4つのシリコン柱106の内、左側の上下2つ のシリコン柱の右上に掛かるような開口パターンを有す るレジストマスク137を形成し、これを用いてシリコ ン酸化膜135のRIEを行う。このマスク137は2 セル1ビット線構成のメモリセル用であるが、1セル1 ビット線構成とする場合は、4つのシリコン柱にすべて 掛かるマスクを用いればよい。この場合は、シリコン溝 底の2つのシリコン柱を結ぶn * 拡散層の形成は省略す るととができる。

【0069】図48は上記のRIEによりシリコン酸化 膜135に孔139が形成された状態を示す。孔139 は底面がn⁺ 拡散層 109 に丁度届くようにする。次 に、レジストマスク137を除去した後、Asをイオン 注入してシリコン柱106の上部にn+拡散層1091 を形成する。

【0070】次に、図49に示すように、シリコン柱1 06の側面に絶縁膜を形成するために、孔139の径の 1/3以下の膜厚でシリコン酸化膜141を堆積し、と

面にのみ、シリコン酸化膜141を残す。

【0071】この時できた孔に、図50に示すように不 純物が添加されたポリシリコン143を埋め込み、表面 をCMPで平坦化する。これにより、シリコン溝下部の n * 拡散層109をプラグ143を介してシリコン柱上 面の位置まで配線することができる。この時の溝底の拡 散層の配置状態を図50(b)に示す。このように、シ リコン柱を取り巻くようにリング状のn⁺ 拡散層が形成 され、かつ隣り合うリング状のn⁺ 拡散層がn⁺ 層で接 続された構造となっている。

【0072】次に、第1の実施形態の図7で述べたと同 じ図51(b) に示すような、シリコン柱に半分掛かる ように開口レジストマスク112を形成し、これをマス クにシリコン酸化膜161,135をエッチングし、シ リコン柱の側壁を露出させ、ここにゲート酸化膜114 を形成する。形成された孔に不純物が添加されたポリシ リコン116を埋め込み、これを接続するポリシリコン 116′を堆積してワード線を形成する。このとき、ワ ード線116′の側面及び上面にはSiN122,11 20 8を堆積し、シリコン柱上面にプラグを形成するとき に、ワード線に短絡しないようにする。この時の溝底の 拡散層やワード線、ゲート電極等の配置状態を図51 (c) に示す。

【0073】次に、図52に示すように、シリコン酸化 膜111を堆積後、CMPで平坦化する。ビット線コン タクトプラグ143の上部にコンタクト孔を開け、不純 物添加ポリシリコンを埋め込んで第2のビット線コンタ クトプラグ145を形成する。このとき、第2のビット 線プラグ145がワード線に対して自己整合的に形成で 30 きるように、SiN層122、118と選択比が大きく なる条件でシリコン酸化膜111のRIEを行う。

【0074】次に、図53に示すように、第2のピット 線プラグ145の上に、ビット線115を形成する。ビ ット線115の形成方法は、第3の実施形態の図38~ 40で説明した方法で行えばよい。続いて、第3の実施 形態の図41と同様に、シリコン酸化膜124を堆積 後、ストレージノードコンタクト孔をシリコン柱106 の上部に形成し、これにポリシリコンを埋め込み、スト レージノードコンタクトプラグ128を形成する。

【0075】その後の工程は、第1の実施形態の図13 以降と同様な工程になる。ただし、図14の工程におい て、プレート電極134,136をレジスト138を用 いてライン状にパターニングする工程は不要になる。 【0076】以上の製造工程により、第3の実施形態と 類似の4下 タイプのメモリセルを作成することができ

る。

【0077】(第5の実施形態)第4の実施形態では、 ピット線コンタクトを溝底で2ピットに1個、若しくは 1ビットに1個形成する方法を示したが、溝底でのn⁺ れをRIEでエッチングすることにより、孔139の側 50 拡散層の形成は2ピットに共通とするだけでなく、さら

13

に多ピットに共通にすることができる。第5の実施形態 はこのような例を示すもので、コンタクト形成部のサイ ズを大きくして加工をやり易くしたものである。

【0078】図54に示すように、滯底でのn+ 拡散層 202を、多数のシリコン柱201の半分に掛かるよう にパターニングすることにより、すべてのシリコン柱2 ○1をn⁺ 拡散層202に共通に接続することができ る。但し、拡散抵抗がトランジスタのオン抵抗に比べて 大きくなる場合には、メモリセルへの書き込み、読み出 し速度が拡散抵抗により遅くなってしまう。このような 10 場合には、並列接続するシリコン柱201の数を制限 し、例えば5個あるいは10個に1個のコンタクトとす ればよい。

【0079】上記の如き構成とすれば、コンタクト20 3のスペースを大きくとっても、1セル当たりでは1/ 5、1/10となるため、セルサイズの増加にはならな い。コンタクト203のサイズを大きく採ると、ピット 線方向のシリコン柱201の配列ピッチは、コンタクト 203のところで綴く(大きく)なる。

【0080】(第6の実施形態)第1~第5の実施形態 20 び上面図。 では、径Fの孔とFの間隔で行うリソグラフィを行う場 合を示したが、この方法では4F²のセルサイズが下限 になってしまう。第6の実施形態は、4F¹以下のセル サイズが製作可能な製造方法を提供するものである。

【0081】図55は第6の実施形態の製造方法を説明 するための模式図で、0.5Fのサイズのシリコン柱3 01が2下の間隔でパターニングできる露光手段を用い る。具体的には、一辺Fの正方形の開口を有する露光マ スクを用いても、レジストの感光あるいは現像条件を適 切に選択することにより、0.5ドサイズのレジストマ 30 スクを形成することが可能である。

【0082】上記のようなリソグラフィ露光手段を用 い、レティクルマスクとウェハの相対位置を、図55に 示すように図面の右斜め下方向にルート2×Fの間隔ず らして再度露光することにより実現できる。この場合、 シリコン柱301のピッチは、斜め方向にルート2×F となり、メモリサイズは2 F1 となる。このときの合わ せ精度は露光装置のステッピング精度で決定され、現状 では15~20nm程度である。例えば0. 1μmのデ ザインルールを使用した時のFは100nmであるか ら、位置誤差は20%以内に収まると言える。

【0083】また、同一マスクを使用することにより、 同一チップ内でのサイズ誤差があっても、移動後の露光 時にも同じように露光されるため、誤差の影響が少な い。この方法を多重回繰り返すことにより、F*、0. 5 F¹ のセルサイズも原理的には可能になる。このと き、メモリセルアレイの露光時移動方向と90°直交す る対角線上にはメモリセルはバターニングされない(図 55(b)でXを付した場所)。従って、上下若しくは 左右1列のメモリセルはダミーパターンとして使用すれ 50 レイアウト図および断面図。

はよい。

[0084]

【発明の効果】以上説明したように、本発明によればセ ルサイズ4F¹以下の微細なメモリセルを、縦型のトラ ンジスタを使用することにより実現できる。スタック型 メモリセルで縦型トランジスタとする場合には、シリコ ン柱の下に形成されるソース・ドレインをピット線に接 続することが必要であるが、従来技術ではビット線をシ リコン柱の下に埋め込む等の複雑な工程が必要になる。

本発明によれば、従来プロセスで素子分離のSTI(Sh allow Trench Isolation)の工程を少し変化させるだ けで、大幅な工程の増加なく、ビット線をシリコン柱の 上部で形成でき、従来にプロセスと整合性がよい。従っ て、低コストのDRAMを短工程で実現可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態のメモリセルのレイア ウト図および断面図。

【図2】第1の実施形態のメモリセルの等価回路。

【図3】第1の実施例の製造工程を説明する断面図およ

【図4】図3に続く工程を説明する断面図。

【図5】図4に続く工程を説明する断面図。

【図6】図5に続く工程を説明する断面図。

【図7】図6に続く工程を説明する断面図および上面

【図8】図7に続く工程を説明する断面図。

【図9】図8に続く工程を説明する断面図および上面

【図10】図9に続く工程を説明する断面図。

【図11】図10に続く工程を説明する断面図。

【図12】図11に続く工程を説明する断面図。

【図13】図12に続く工程を説明する断面図。

【図14】図13に続く工程を説明する断面図。

【図15】本発明の第2の実施形態に係るメモリセルの レイアウト図および断面図。

【図16】第2の実施例の製造工程を説明するメモリセ ルの断面図。

【図17】図16に続く工程を説明する断面図。

【図18】図17に続く工程を説明する断面図。

【図19】図18に続く工程を説明する断面図および上 40 面図。

【図20】図19に続く工程を説明する断面図。

【図21】図20に続く工程を説明する断面図。

【図22】図21に続く工程を説明する断面図および上

【図23】図22に続く工程を説明する断面図および上

【図24】図23に続く工程を説明する断面図。

【図25】本発明の第3の実施形態に係るメモリセルの

(9)

【図26】第3の実施例の製造工程を説明するメモリセルの断面図。

15

【図27】図26に続く工程を説明する断面図および上面図。

【図28】図27に続く工程を説明する断面図。

【図29】図28に続く工程を説明する断面図および上面図。

【図30】図29に続く工程を説明する断面図。

【図31】図30に続く工程を説明する断面図および上 面図。

【図32】図31に続く工程を説明する断面図(a)、

(b) および上面図(c)。

【図33】図32に続く工程を説明する断面図。

【図34】図33に続く工程を説明する断面図および上面図。

【図35】図34に続く工程を説明する断面図。

【図36】図35に続く工程を説明する断面図。

【図37】図36に続く工程を説明する断面図。

【図38】図37に続く工程を説明する断面図。

【図39】図38に続く工程を説明する断面図。

【図40】図39に続く工程を説明する断面図。

【図41】図40に続く工程を説明する断面図および上面図。

【図42】本発明の第4の実施例に係るメモリセルのレイアウト図および断面図。

【図43】第4の実施例の製造工程を説明するメモリセルの断面図。

【図44】図43に続く工程を説明する断面図および上面図。

【図45】図44に続く工程を説明する断面図および上 30 面図。

【図46】図45に続く工程を説明する断面図。

【図47】図46に続く工程を説明する断面図および上面図。

【図48】図47に続く工程を説明する断面図。

【図49】図48に続く工程を説明する断面図。

*【図50】図49に続く工程を説明する断面図および上面図。

【図51】図50に続く工程を説明する断面図(a) および上面図(b)、(c)。

【図52】図51に続く工程を説明する断面図。

【図53】図52に続く工程を説明する断面図および上面図。

【図54】本発明の第5の実施形態に係るメモリセルのシリコン柱下部のソース・ドレイン取り出し用拡散層の10 形成方法を説明するレイアウト図。

【図55】本発明の第6の実施形態に係るセルサイズ2 F'以下のメモリセルの製造方法を説明する模式図。

【図56】従来のメモリセルの等価回路、レイアウト図、断面図。

【符号の説明】

101 … シリコン基板

102、108, 110, 111, 124、130、1 35, 141, 148、161, 163 … シリコン 絶縁膜

20 103、118, 119, 122、123 ··· SiN 腹

104、112、120、121、126、132、1 37、138、151、153、159 … レジスト

105 シリコン溝

106、201,301 … シリコン柱

109、109′、202 ··· n t放散層

113、133、139、143 … 開口部(孔)

114 … ゲート絶縁膜

115, 136 … W電極(配線)

116, 116', 128, 131, 134, 143,

145 … 不純物添加ポリシリコン


117 … p t 拡散層


132 … 高誘電率絶縁膜


140 ··· A1配線


203 … ピット線コンタクト


[図2] (図4) (図5)










































(p)

(e)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

 ☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.